<?xml version="1.0" encoding="UTF-8"?>
<feed xmlns="http://www.w3.org/2005/Atom" xmlns:dc="http://purl.org/dc/elements/1.1/">
  <title>Repository Collection: null</title>
  <link rel="alternate" href="https://scholar.dgist.ac.kr/handle/20.500.11750/15734" />
  <subtitle />
  <id>https://scholar.dgist.ac.kr/handle/20.500.11750/15734</id>
  <updated>2026-04-04T12:34:45Z</updated>
  <dc:date>2026-04-04T12:34:45Z</dc:date>
  <entry>
    <title>LC회로를 이용한 위상절연 양자메모리</title>
    <link rel="alternate" href="https://scholar.dgist.ac.kr/handle/20.500.11750/59882" />
    <author>
      <name>브라이언 B. 조</name>
    </author>
    <author>
      <name>김영욱</name>
    </author>
    <author>
      <name>정민경</name>
    </author>
    <id>https://scholar.dgist.ac.kr/handle/20.500.11750/59882</id>
    <updated>2026-01-31T17:10:15Z</updated>
    <summary type="text">Title: LC회로를 이용한 위상절연 양자메모리
Author(s): 브라이언 B. 조; 김영욱; 정민경
Abstract: 본 발명은 LC회로를 이용한 위상절연 양자메모리에 관한 것이다. 본 발명의 목적은, 위상절연에 의한 영에너지 상태를 이용하여 양자정보를 저장 및 회수할 수 있도록 하는, LC회로를 이용한 위상절연 양자메모리를 제공함에 있다. 보다 상세하게는, 초전도체 기판으로 이루어지는 LC회로 격자를 이용하여 위상상태(topological state) 원자체인을 모사구현하고, 이를 양자정보를 저장하는 구조로서 활용하는, LC회로를 이용한 위상절연 양자메모리를 제공함에 있다.</summary>
  </entry>
  <entry>
    <title>복수의 공진기를 포함하는 양자 메모리</title>
    <link rel="alternate" href="https://scholar.dgist.ac.kr/handle/20.500.11750/56907" />
    <author>
      <name>브라이언 B. 조</name>
    </author>
    <author>
      <name>김태희</name>
    </author>
    <author>
      <name>정민경</name>
    </author>
    <id>https://scholar.dgist.ac.kr/handle/20.500.11750/56907</id>
    <updated>2025-07-25T03:28:11Z</updated>
    <summary type="text">Title: 복수의 공진기를 포함하는 양자 메모리
Author(s): 브라이언 B. 조; 김태희; 정민경</summary>
  </entry>
  <entry>
    <title>3차원 디락 준금속을 이용한 단전자 트랜지스터 및 그 제조방법</title>
    <link rel="alternate" href="https://scholar.dgist.ac.kr/handle/20.500.11750/12295" />
    <author>
      <name>정민경</name>
    </author>
    <id>https://scholar.dgist.ac.kr/handle/20.500.11750/12295</id>
    <updated>2025-07-24T07:33:12Z</updated>
    <summary type="text">Title: 3차원 디락 준금속을 이용한 단전자 트랜지스터 및 그 제조방법
Author(s): 정민경
Abstract: 게이트 전극, 소스 전극, 드레인 전극, 소스 전극과 드레인 전극 사이에 형성된 채널층을 포함하는 단전자 트랜지스터이며, 상기 채널층은 자기장 내에 놓이는 3차원 디락 준금속 나노와이어를 포함하는 단전자 트랜지스터를 개시한다. 본 발명의 일 측면에서 제공되는 단전자 트랜지스터는, 3차원 디락 준금속 나노와이어를 사용하면서 자기장을 가해 터널링을 억제함으로써 동작 속도가 향상된 단전자 트랜지스터를 구현할 수 있는 효과가 있다.</summary>
  </entry>
  <entry>
    <title>마이크로파 검출소자 및 마이크로파 검출소자의 제조방법</title>
    <link rel="alternate" href="https://scholar.dgist.ac.kr/handle/20.500.11750/12233" />
    <author>
      <name>정민경</name>
    </author>
    <id>https://scholar.dgist.ac.kr/handle/20.500.11750/12233</id>
    <updated>2026-02-28T17:41:19Z</updated>
    <summary type="text">Title: 마이크로파 검출소자 및 마이크로파 검출소자의 제조방법
Author(s): 정민경
Abstract: 본 발명은 마이크로파 검출소자 및 마이크로파 검출소자의 제조방법에 관한 것이고, 본 발명의 실시 예를 따르는 마이크로파 검출소자는 기판; 상기 기판 상에 서로 이격하여 배치된 제1전극 및 제2전극; 상기 기판에 적어도 일부가 이격하여 배치된 그래핀층; 상기 그래핀층에 전기적으로 연결되고, 상기 그래핀층 중 상기 기판과 이격된 부분에 상기그래핀층의 면방향으로 전류를 공급하도록 배치된 소스 전극 및 드레인 전극; 및 상기 기판상에 배치되어, 상기 기판 및 그래핀층의 적어도 일부가 이격된 공간을 형성하는 제1물질을 포함한다.</summary>
  </entry>
</feed>

