<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:dc="http://purl.org/dc/elements/1.1/" version="2.0">
  <channel>
    <title>Repository Collection: null</title>
    <link>https://scholar.dgist.ac.kr/handle/20.500.11750/15654</link>
    <description />
    <pubDate>Sat, 04 Apr 2026 12:20:49 GMT</pubDate>
    <dc:date>2026-04-04T12:20:49Z</dc:date>
    <item>
      <title>에너지 효율적 인지 연산을 위한 인공신경망 기반 뉴로모픽 디바이스 개발</title>
      <link>https://scholar.dgist.ac.kr/handle/20.500.11750/60069</link>
      <description>Title: 에너지 효율적 인지 연산을 위한 인공신경망 기반 뉴로모픽 디바이스 개발
Author(s): Lee, Chan-Kang; Kim, Yerim; Noh, Hee Yeon; Lee, Hyeon-Jun; Lee, Hyunki
Abstract: 최근 인공지능(AI)의 급속한 발전은 인간의 인지 기능을 모방하는 지능형 시스템의 가능성을 확대하였으나, 기존 디지털 컴퓨팅 구조는 폰 노이만 병목 현상으로 인한 에너지 비효율성과 처리 지연 문제를 안고 있다. 이에 본 연구는 메모리와 연산을 통합한 뉴로모픽 컴퓨팅(neuromorphic computing) 개념을 기반으로, 저항 기반 하드웨어(resistance-based hardware)를 이용해 인지 기능을 수행하는 뉴로모픽 소자를 설계•개발하였다. 제안된 구조는 연산과 저장을 동일한 물리적 위치에서 수행함으로써, 기존 CPU•GPU 기반 연산 대비 높은 병렬성과 에너지 효율을 구현할 수 있다. 특히, 복잡한 행렬 연산 및 인공지능 알고리즘을 단일 저항 어레이(crossbar array) 내 전류 합산 형태로 직접 실행함으로써, 기존 소프트웨어 연산을 단순화된 하드웨어 구조로 대체할 수 있음을 보였다.
현재 단계에서는 실제 칩 기반의 전기적 측정 결과는 확보되지 않았으나, 하드웨어 구현을 위한 인공지능 알고리즘 학습 및 가중치 변환 실험을 완료하였으며, 이를 통해 저항값으로 매핑 가능한 신경망 모델을 구축하였다. 또한, 학습된 가중치를 물리적으로 구현하기 위한 positive–negative 저항 페어 구조 기반 크로스바 어레이 회로와 반도체 칩을 체결하기 위한 전용 PCB 하드웨어 보드 제작을 완료하였다. 해당 보드는 칩을 직접 장착하고 외부 계측 장비와 연결하여 전류 응답 및 신호 전달 특성을 분석할 수 있도록 설계되었다. 이를 통해 본 연구는 AI 학습 결과와 실제 칩 하드웨어 구현 간의 연결 구조를 완성한 초기 단계의 실증 기반 뉴로모픽 시스템 개발 가능성을 제시한다.</description>
      <pubDate>Thu, 27 Nov 2025 15:00:00 GMT</pubDate>
      <guid isPermaLink="false">https://scholar.dgist.ac.kr/handle/20.500.11750/60069</guid>
      <dc:date>2025-11-27T15:00:00Z</dc:date>
    </item>
    <item>
      <title>드 브루인 수열을 이용한 좌표계 생성 알고리즘 예비 연구</title>
      <link>https://scholar.dgist.ac.kr/handle/20.500.11750/57718</link>
      <description>Title: 드 브루인 수열을 이용한 좌표계 생성 알고리즘 예비 연구
Author(s): 강복구; 이현기
Abstract: This paper presents an algorithm for generating a cylindrical coordinate system utilizing the De Bruijn sequence. The algorithm is designed to create accurate coordinates in the context of an optical marker tracking system. Specifically, the algorithm incorporates the base detector and ID detector to track markers and establish a cylindrical coordinate system. Challenges arise in accurately determining coordinates for cylindrical markers due to the fixed number of pattern markers detectable based on the viewing angle of the tracker camera. To address this issue, a mapping algorithm is applied, probabilistically estimating marker points that closely match the actual marker points position. This approach enhances the accuracy of the coordinate system creation process.</description>
      <pubDate>Tue, 27 Jun 2023 15:00:00 GMT</pubDate>
      <guid isPermaLink="false">https://scholar.dgist.ac.kr/handle/20.500.11750/57718</guid>
      <dc:date>2023-06-27T15:00:00Z</dc:date>
    </item>
    <item>
      <title>FPGA 기반 3차원 형상 측정 알고리즘 가속화</title>
      <link>https://scholar.dgist.ac.kr/handle/20.500.11750/57708</link>
      <description>Title: FPGA 기반 3차원 형상 측정 알고리즘 가속화
Author(s): 김태현; 이현기; 옥승호
Abstract: Among the non-contact 3D shape measurement techniques, Phase Measuring Profilometry (PMP) stands out for its robustness to changes in external lighting and its capability to capture high-precision shape data. The implementation of the dual-wavelength method allows for the expansion of the measurable range while maintaining resolution. However, applying the dual-wavelength method necessitates measuring phase shifts at both wavelengths, which increases the data processing and computation times. In this paper, we present a method to accelerate 3D shape measurement algorithms using SoC-type FPGAs to solve these time-related problems. Experimental results show that the 3D shape measurement algorithm operates correctly on the FPGA, and the computation speed has been accelerated by approximately 8.19 times compared to previous methods.</description>
      <pubDate>Wed, 26 Jun 2024 15:00:00 GMT</pubDate>
      <guid isPermaLink="false">https://scholar.dgist.ac.kr/handle/20.500.11750/57708</guid>
      <dc:date>2024-06-26T15:00:00Z</dc:date>
    </item>
    <item>
      <title>Development of Dross Height Measurement System Using PMP Algorithm</title>
      <link>https://scholar.dgist.ac.kr/handle/20.500.11750/47091</link>
      <description>Title: Development of Dross Height Measurement System Using PMP Algorithm
Author(s): Kwon, Geon Hwan; Lee, In Tae; Kim, Min Young; Lee, Hyunki
Abstract: This study attempted to develop a system which measures where dross (a thick film or mass of metal oxides floating on a molten metal) should be dumped by robots in large-iron plate coating sites in which robots are used to handle thermal and chemical materials.</description>
      <pubDate>Sun, 05 Nov 2017 15:00:00 GMT</pubDate>
      <guid isPermaLink="false">https://scholar.dgist.ac.kr/handle/20.500.11750/47091</guid>
      <dc:date>2017-11-05T15:00:00Z</dc:date>
    </item>
  </channel>
</rss>

