WEB OF SCIENCE
SCOPUS
Metadata Downloads
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 이현준 | - |
| dc.date.accessioned | 2021-04-23T05:03:18Z | - |
| dc.date.available | 2021-04-23T05:03:18Z | - |
| dc.identifier.uri | http://hdl.handle.net/20.500.11750/13054 | - |
| dc.description.abstract | 본 발명은 고집적화를 위해 소스(S)와 드레인(D) 사이의 폭을 감소시키면서도 실질적으로 채널(channel)의 길이를 증가시키는 것에 의해 고집적화를 가능하게 하는 쇼트 채널 TFT 제작 방법 및 그에 의해 제작된 쇼트채널 TFT 구조에 관한 것이다. 상술한 본 발명의 쇼트 채널 TFT 제작 방법은, 게이트 층을 형성하는 게이트 층 형성과정; 상기 게이트 층에 트랜치를 형성하는 트랜치 형성과정; 상기 트랜치가 형성된 게이트 층의 상부에 게이트 절연층을 증착 형성하는 게이트 절연층 형성과정; 상기 게이트 절연층 상부에 활성층을 증착 형성하는 활성층 증착형성과정; 상기 활성층의 상부에 상기 트랜치의 양측으로 배치되는 소스와 드레인을 형성하는 소스 드레인 형성과정; 및 상기 소스와 드레인 및 활성층의 상부에 보호층을 증착 형성하는 보호층형성과정;을 포함하여, 상기 트랜치에 의해 상기 활성층의 길이가 증가하여 채널의 정상 동작 범위 내에서 상기 소스와 드레인 사이의 폭을 감소시킬 수 있도록 하는 에칭 스토퍼 바톰 게이트(etch stopper bottom gate) TFT를 제작하도록 구성되는 것을 특징으로 한다. | - |
| dc.title | 쇼트 채널 TFT 제작 방법 및 쇼트채널 TFT 구조 | - |
| dc.title.alternative | Manufacturing Method for short channel TFT and Short Channel TFT Structure | - |
| dc.type | Patent | - |
| dc.publisher.country | KO | - |
| dc.identifier.patentApplicationNumber | 10-2018-0096067 | - |
| dc.date.application | 2018-08-17 | - |
| dc.identifier.patentRegistrationNumber | 10-2172878 | - |
| dc.date.registration | 2020-10-27 | - |
| dc.contributor.assignee | (재)대구경북과학기술원(100/100) | - |
| dc.type.iprs | 특허 | - |
