Cited time in webofscience Cited time in scopus

병렬 SC 복호기의 멀티비트 부분합 네트워크 장치

Title
병렬 SC 복호기의 멀티비트 부분합 네트워크 장치
Alternative Title
Multi-bit partial sum network device for parallel SC decoder
Author(s)
이영주감동윤이제민
Country
KO
Application Date
2019-06-28
Application No.
10-2019-0077704
Registration Date
2020-10-21
Publication No.
10-2170785
Assignee
(재)대구경북과학기술원(50/50),포항공과대학교 산학협력단(50/50)
URI
http://hdl.handle.net/20.500.11750/13059 10-2019-0077704
Abstract
본 발명은 병렬 SC 복호기의 멀티비트 부분합 네트워크 장치에 관한 것으로, 이전 복호 결과를 이용하여 매트릭스를 생성하는 매트릭스 생성 유닛과, 매트릭스 생성 유닛의 매트릭스를 연산하여 부분합을 연산하는 부분합 연산 유닛과, 부분합 연산 유닛의 연산결과들 중 일부를 선택하여 프로세싱 엘리먼트로 제공하는 연결 멀티플랙서를 포함하는 병렬 SC 복호기의 멀티비트 부분합 네트워크 장치에 있어서, 상기 매트릭스 생성 유닛은, 최대 생성 비트의 수를 상기 프로세싱 엘리먼트의 수와 동수로 한정하고, 잔여 스테이지들 각각의 멀티플랙서의 입력수를 상기 최대 생성 비트의 마지막 스테이지의 멀티플랙서의 입력수와 동수로 제한된다.
Files in This Item:

There are no files associated with this item.

Appears in Collections:
Department of Electrical Engineering and Computer Science ISC(Information Security and Communication) Lab 3. Patents

qrcode

  • twitter
  • facebook
  • mendeley

Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE