최근 로봇, 자동차, 보안시스템, 3D 관련 분야에서 영상 처리를 위하여 스테레오 비전 정합이 많이 응용되고 있다. 스테레오 비전의 정합은 깊이 맵을 추출하기 위한 것으로 지역적 정합 방법과 전역적 정합 방법으로 크게 나눌 수 있다. 지역적 정합 방법은 수행속도의 장점이 있으나 성능이 좋지 않고, 전역적 정합 방법은 추가적인 최적화 과정을 거치기 때문에 성능은 좋으나, 속도가 느려 실시간 소프트웨어 구현이 어렵다. 본 논문에서는 지역적 방법과 전역적 방법을 순차적으로 사용하면서 실시간으로 스테레오 비전 정합이 가능한 SAD 기반 BP 알고리즘 하드웨어 구조를 설계한다. BP 알고리즘에서 가장 시간을 오래 차지하는 메시지 갱신을 최적화하고, 거리 변환을 다중 포인트로 수행하여 연산속도를 개선하였다. 제안된 구조는 FPGA로 검증되었으며 176×144 크기에서 30fps의 성능을 나타내었다.
