WEB OF SCIENCE
SCOPUS
Metadata Downloads
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 노석환 | - |
| dc.contributor.author | 궁재하 | - |
| dc.date.accessioned | 2025-11-01T02:10:20Z | - |
| dc.date.available | 2025-11-01T02:10:20Z | - |
| dc.identifier.uri | https://scholar.dgist.ac.kr/handle/20.500.11750/59133 | - |
| dc.description.abstract | 본 개시의 일 실시예에 따른 전자 장치는, 곱셈 로직을 포함하는 곱셈기, 적어도 하나의 인스트럭션을 포함하는 메모리, 및 적어도 하나의 인스트럭션을 실행하는 적어도 하나의 프로세서를 포함하되, 적어도 하나의 프로세서는, 제1 입력 값 및 제2 입력 값을 획득하고, 제1 입력 값과 제2 입력 값의 자료형 및 정밀도를 식별하고, 식별된 자료형 및 정밀도에 기초하여, 제1 입력 값의 비트들과 제2 입력 값의 비트들을 곱셈 로직의 서브 곱셈 로직들에 분배하고, 서브 곱셈 로직들의 출력들에 기초하여 곱셈 로직의 적어도 하나의 출력을 획득한다. | - |
| dc.title | 다양한 정밀도 및 자료형을 지원하는 곱셈기 및 이의 동작 방법 | - |
| dc.title.alternative | MULTIPLIER SUPPORTING VARIOUS PRECISION AND DATATYPE, AND OPERATING METHOD THEREOF | - |
| dc.type | Patent | - |
| dc.publisher.country | KO | - |
| dc.identifier.patentApplicationNumber | 10-2024-0031558 | - |
| dc.date.application | 2024-03-05 | - |
| dc.identifier.patentRegistrationNumber | 10-2868914 | - |
| dc.date.registration | 2025-09-30 | - |
| dc.contributor.assignee | (재)대구경북과학기술원(50/0),고려대학교 산학협력단(50/0),(주)삼성전자(0/100) | - |
| dc.type.iprs | 특허 | - |
