Two-Dimensional Semiconductor CMOS Using Defect-Engineered n-Type and Oxidation-Induced p-Type Doping

Abstract

As conventional silicon-based complementary metal−oxide−semiconductor (CMOS) technology approaches its fundamental physical and technological scaling limits, the development of alternative channel materials capable of enabling low-power, highly scaled, and three-dimensionally integrated logic devices has become increasingly critical. Two-dimensional (2D) transition metal dichalcogenides (TMDCs), owing to their atomically thin geometry, excellent electrostatic gate control, and diverse electronic properties, have emerged as promising candidates for post-silicon CMOS technologies. However, the practical realization of 2D material-based CMOS circuits remains fundamentally limited by the lack of reliable, controllable, and process-compatible n-type and p-type doping strategies. This dissertation investigates polarity-selective doping approaches for 2D semiconductors and their implications at both the device and circuit levels. For n-channel devices, a laser-assisted microlens array processing technique is employed to induce controlled sulfur vacancy formation in monolayer MoS2, enabling spatially programmable and stable n-type doping with enhanced electron transport. For p-channel devices, a low-temperature combustion-reaction-induced oxidation process is developed to achieve effective and stable p-type doping in WSe2 through the formation of substoichiometric tungsten oxide layers, resulting in increased hole concentration, reduced channel resistance, and improved electrical stability. Comprehensive material and electrical characterizations are conducted to elucidate the underlying doping mechanisms and to quantify their impact on key transistor parameters, including carrier concentration, mobility, threshold voltage, and channel resistance. The results demonstrate that both doping strategies enable precise tuning of electrical properties while maintaining material integrity and CMOS process compatibility. Building upon these device-level advances, this dissertation further explores the integration of doped MoS2 n-type and WSe2 p-type transistors into 2D CMOS inverter architectures. By systematically balancing the relative drive strength and threshold voltage alignment of n-channel metal–oxide–semiconductor and p-channel metal–oxide–semiconductor devices, the circuit-level effects of laser-assisted and combustion-induced doping are investigated. The proposed inverter demonstrations aim to establish a direct correlation between doping-engineered transport modulation at the device level and performance enhancement at the circuit level, including voltage gain, switching behavior, and energy efficiency. Overall, this dissertation aims to establish a comprehensive framework for doping-engineered 2D CMOS technologies, bridging fundamental materials engineering, transistor physics, and circuit- level functionality. The outcomes of this dissertation are expected to contribute to the development of scalable, low-power, and complementary field-effect transistor-compatible 2D logic devices, providing a viable pathway toward next-generation post-silicon integrated electronic systems.|본 연구는 기존 실리콘 기반 CMOS 기술의 미세화 한계에 대응하여, 차세대 반도체 후보군인 2차원(2D) 소재 기반 CMOS 회로 구현을 위한 핵심 도핑 제어 기술 연구를 목적으로 한다. 2D 반도체는 원자 단위의 얇은 두께로 인해 우수한 전기적 특성과 공정 호환성을 지니지만, 신뢰성 있는 n형 및 p형 도핑 기술의 부재는 CMOS 회로 구현의 주요 한계 요인으로 남아있다. 본 논문에서는 이를 해결하기 위해 결함 공학 및 산화 전략을 활용한 극성 선택적 도핑 기법을 제안하였다. 우선, n형 소자 구현을 위해 단층 MoS2에 레이저 기반 마이크로렌즈 어레이 공정을 적용하였다. 이를 통해 황 공공을 정밀하게 형성함으로써 공간 제어가 가능한 n형 도핑을 실현하였다. 특히 해당 공정은 낮은 에너지 밀도에서도 국소적 결함을 유도하여, 소자의 열적 손상을 최소화하면서도 전자 농도와 이동도를 동시에 향상시킴을 확인하였다. p형 소자 구현을 위해서는 WSe2에 연소 반응 기반 산화 공정을 도입하여 WOx 층을 형성함으로써 안정적인 도핑을 구현하였다. 해당 공정은 저온 조건에서도 반응 과정에서 생성된 활성 산소종에 의해 효과적인 정공 주입이 유도됨을 확인하였으며, 체계적인 분석을 통해 문턱전압 및 채널 저항이 정밀하게 제어됨을 입증하였다. 최종적으로, 최적화된 n형 MoS2와 p형 WSe2 소자를 통합하여 2D CMOS 인버터를 제작하고 그 동작 특성을 분석하였다. 두 소자의 전류 구동 능력과 문턱전압을 정합시킴으로써, 전압 전달 특성, 이득, 정적 전력 소모 등 CMOS 인버터의 핵심 성능 지표가 안정적으로 구현됨을 확인하였다. 특히, full-swing 동작과 양호한 노이즈 마진을 확보함으로써 제안된 도핑 전략이 실제 회로 동작에 효과적으로 적용될 수 있음을 입증하였다. 결론적으로, 본 연구는 결함 공학과 산화 공정을 통합한 2D 반도체 도핑 전략을 제시하고, 재료–소자–회로를 잇는 통합적 연구 프레임워크를 확립하였다. 본 연구 결과는 향후 저전력, 고집적 차세대 2D CMOS 소자 및 집적회로 기술 발전을 위한 핵심 기술적 기반을 제공할 것으로 기대된다.