An Area-Efficient First-Order Passive-Noise-Shaping SAR ADC Using gm-Weighted Multi-Input Comparator for CNFET-based Sensor

Abstract

This study presents a CMOS readout IC for the electrical detection of circulating tumor DNA （ctDNA） using a CNFET sensor whose conductance changes according to molecular detection. A CNFET-based biosensor can detect molecular interactions without optical labeling or amplification, making it a promising platform for liquid biopsy applications. However, conventional PCB-level readout systems have limitations in terms of area and system complexity when the sensor array is expanded to multiple channels. To address this issue, a CMOS readout architecture is proposed in this work. The readout system consists of an analog front-end （AFE） for signal amplification, a multiplexer （MUX） for channel selection, and an ADC for digital data conversion. When a CNFET sensor array is expanded to multiple channels, the conversion speed, power consumption, and area efficiency of the ADC become important design factors that determine the scalability of the overall readout system. Therefore, this study designed a first-order passive-noise-shaping SAR ADC to achieve an ENOB level of about 10 bits while reducing the capacitor area and switching energy. This approach improves the area and energy efficiency of the ADC and makes the readout architecture more suitable for scalable multi-channel CNFET sensor arrays. In particular, the loss caused by charge sharing was compensated using a gm-weighted multi-input comparator instead of an additional capacitor, further improving area efficiency. The measurement results of the readout IC showed that the input current was converted according to the target transimpedance gain of 18 MΩ, even when the input current changed. The error between the theoretical and measured values was within 5%, verifying that the readout path can reliably read the current signal caused by the conductance change of the CNFET. In addition, the first-order passive-noise-shaping SAR ADC structure confirmed the feasibility of an integrated readout system suitable for multi-channel sensor array expansion. Keywords: ctDNA detection, CNFET sensor array, CMOS readout IC, Noise-shaping M.S./EECS 202422055 안 종 찬. Jongchan Ahn. An Area-Efficient First-Order Passive-Noise-Shaping SAR ADC Using gm-Weighted Multi-Input Comparator for CNFET-based Sensor. Department of Electrical Engineering and Computer Science. 2026. 34p. Advisor Prof. Kyoungtae Lee.|CNFET 기반 센서용 gm-weighted multi-input comparator를 적용한 면적 효율적인 1차 Passive-Noise-Shaping SAR ADC

본 연구에서는 분자 감지에 따라 conductance가 변화하는 CNFET을 센서로 사용하여 ctDNA를 전기적으로 검출하기 위한 CMOS readout IC를 설계하였다. CNFET 기반 바이오센서는 광학적 표지나 증폭 과정 없이 분자 간 상호작용을 검출할 수 있으므로 액체생검 응용에 적합한 센서 플랫폼으로 기대된다. 그러나 기존 PCB level readout system은 CNFET sensor의 전류 신호를 측정할 수 있지만, sensor array가 다채널로 확장될 경우 회로 면적과 시스템 복잡도가 증가하는 한계를 가진다. 이를 해결하기 위해 본 연구에서는 CMOS 기반 readout architecture를 제안하였다. Readout system은 신호 증폭을 위한 analog front-end （AFE）, 채널 선택을 위한 multiplexer （MUX）, 그리고 디지털 데이터 변환을 위한 ADC로 구성된다. CNFET sensor array가 다채널로 확장될 경우 ADC의 변환 속도, 전력 소모, 면적 효율은 전체 readout system의 확장성을 결정하는 중요한 설계 요소가 된다. 따라서 본 연구에서는 capacitor area와 switching energy를 줄이면서도 약 10 bit 수준의 ENOB를 확보하기 위해 first-order passive-noise-shaping SAR ADC를 설계하였다. 이를 통해 ADC의 면적 및 에너지 효율을 향상시키고, 다채널 CNFET sensor array로 확장하기에 적합한 readout architecture를 구현하고자 하였다. 특히 charge sharing 과정에서 발생하는 손실은 추가 capacitor를 사용하는 대신 gm-weighted multi-input comparator를 사용하여 보상함으로써 면적 효율을 더욱 향상시키고자 하였다. Readout IC 측정 결과, 입력 전류가 변하더라도 설계 목표인 18 MΩ의 transimpedance gain에 따라 변환되는 것을 확인하였다. 이론값과 측정값 사이의 오차율은 5% 이내로 나타났으며, 이를 통해 readout path가 CNFET의 conductance 변화에 따른 전류 신호를 안정적으로 읽어낼 수 있음을 검증하였다. 또한 first-order passive-noise-shaping SAR ADC 구조를 통해 다채널 sensor array 확장을 고려한 집적형 readout system의 구현 가능성을 확인하였다.

핵심어: ctDNA 검출, CNFET 센서 어레이, CMOS 리드아웃 집적회로, 노이즈 셰이핑