Detail View
On-Chip Experience Map with Iteration-Synchronous Error Propagation for Edge Devices
WEB OF SCIENCE
SCOPUS
- Title
- On-Chip Experience Map with Iteration-Synchronous Error Propagation for Edge Devices
- DGIST Authors
- Inseo Lee ; Jong-Hyeok Yoon
- Advisor
- 윤종혁
- Issued Date
- 2026
- Awarded Date
- 2026-08-01
- Type
- Thesis
- Description
- SLAM, RatSLAM, error propagation, edge device, on-chip experience map, parallel processing
- Abstract
-
Simultaneous Localization and Mapping (SLAM) in edge devices requires both high accuracy and real time operation under strict power and area constraints, making efficient hardware implementation a critical challenge. Conventional approaches, such as Extended Kalman Filter (EKF)-based and graph-based SLAM, rely on complex optimization to ensure global consistency, leading to increased computational complexity and memory requirements, which degrade power and area efficiency in chip implementations.
더보기
This thesis presents an on-chip experience map architecture based on the error propagation mechanism of RatSLAM to address these challenges. The proposed structure adopts a map unit and link representation, where each link directly stores relative information, enabling regular memory access without additional search operations. In addition, parallel map correction modules and an error cache are introduced, along with a two stage update scheme that prioritizes non-matched map units and a correction factor to suppress divergence during parallel processing.
Fabricated in a 65 nm CMOS process, the proposed architecture reduces trajectory error compared to conventional visual odometry while achieving low latency and high energy efficiency. The results demonstrate that the proposed design is well-suited for real-time SLAM implementation in power- and area constrained edge devices.|에지 디바이스 환경에서의 동시적 위치추정 및 지도작성은 제한된 전력과 면적 조건에서 높은 정확도와 실시간성이 동시에 요구되며, 효율적인 하드웨어 구현이 중요한 과제로 대두되고 있다. 기존의 확장 칼만 필터 기반 및 그래프 기반 방식은 전역 일관성을 확보하기 위한 복잡한 최적화 연산으로 인해 연산량과 메모리 요구가 증가하며, 이는 칩 구현 시 전력 및 면적 효율을 저해하는 주요 요인으로 작용한다.
본 논문에서는 이러한 문제를 해결하기 위해 RatSLAM의 오차 전파 기반 보정 방식을 활용한 온칩 경험 기반 지도를 제안한다. 제안 구조는 맵 유닛과 링크 기반으로 구성되며, 각 링크가 상대 위치 정보를 직접 보유함으로써 별도의 탐색 과정 없이 규칙적인 메모리 접근을 가능하게 한다. 또한 병렬 처리를 위한 맵 보정 모듈과 오차 캐시를 도입하고, 비매칭 맵 유닛을 우선 처리하는 2단계 보정 방식과 보정 계수를 적용하여 병렬 연산 시 발생할 수 있는 발산을 억제하였다.
65 나노미터 CMOS 공정으로 구현된 제안 구조는 기존 시각 주행거리 추정 대비 궤적 오차를 감소시키며, 낮은 지연시간과 높은 에너지 효율을 달성하여 에지 디바이스 환경에서의 실시간 동시적 위치추정 및 지도작성 구현에 적합함을 보인다.
- Table Of Contents
-
I. Introduction 1
II. Background 3
2.1 Visual SLAM front-end 3
2.2 Back-end approaches 5
2.2.1 EKF-based SLAM 5
2.2.2 Graph-based SLAM 6
2.2.3 RatSLAM 7
2.3 Hardware implementation challenges and solutions of RatSLAM 9
Ⅲ. Proposed architecture 11
3.1 Overall architecture of the proposed on-chip experience map 11
3.2 Map controller module 12
3.3 Map correction module 15
Ⅳ. Measurement results 19
Ⅴ. Conclusion 23
- URI
-
https://scholar.dgist.ac.kr/handle/20.500.11750/60816
http://dgist.dcollection.net/common/orgView/200001007505
- Degree
- Master
- Publisher
- DGIST
File Downloads
- There are no files associated with this item.
공유
Total Views & Downloads
???jsp.display-item.statistics.view???: , ???jsp.display-item.statistics.download???:
