Cited 0 time in
Cited 0 time in
전기화학적 에칭을 위한 식각 구멍 형성 방법
- Title
- 전기화학적 에칭을 위한 식각 구멍 형성 방법
- Translated Title
- Method for fabricating etch pits of electrochemical etching
- Inventors
- 장환수; 최호진; 우성호; 김재현; 백성호; 김성빈
- DGIST Inventors
- 장환수; 최호진; 우성호; 김재현; 백성호; 김성빈
- Country
- KO
- Application Date
- 2009-12-18
- Application No.
- 10-2009-0126665
- Registration Date
- 2011-11-01
- Registration No.
- 10-1080612
- Assignee
- (재)대구경북과학기술원(100/100)
- URI
- http://hdl.handle.net/20.500.11750/8086
https://doi.org/10.8080/1020090126665 [KIPRIS]
- Abstract
- 본 발명은 전기화학적 식각에 사용될 식각 구멍 형성 방법에 관한 것이다. 상기 식각 구멍 형성 방법은, (a) 반도체 기판위에 폴리스티렌을 도포하여 반도체 기판위에 주기적이면서 규칙적으로 폴리스티렌 입자(Polystyrene bead)를 형성하는 단계; (b) 폴리스티렌 입자가 형성된 반도체 기판을 열처리하는 단계; (c) 반도체 기판의 표면에 역피라미드 모양의 식각 구멍(etch pit)이 형성될 때까지 폴리스티렌 입자를 식각용 마스크로 하여 반도체 기판을 반응성 이온 에칭하는 단계; (d) 폴리스티렌 입자를 제거하는 단계; (e) 역피라미드 모양의 식각 구멍이 형성된 표면과 대향되는 반도체 기판의 표면에 전극층을 증착하는 단계;를 구비한다.본 발명에 의하여, 보다 단순화된 공정으로 전기화학적 식각에 사용될 역피라미드 모양의 식각 구멍(etch pit)을 규칙적이면서 주기적으로 형성할 수 있게 된다.
- Related Researcher
-
- Files:
There are no files associated with this item.
- Collection:
- Division of Energy Technology3. Patents
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.