Department of Electrical Engineering and Computer Science
Advanced Electronic Devices Research Group(AEDRG) - Jang Lab.
3. Patents
Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 장재은 | - |
| dc.contributor.author | 양재훈 | - |
| dc.contributor.author | 허수진 | - |
| dc.contributor.author | 신정희 | - |
| dc.date.accessioned | 2020-02-25T02:57:17Z | - |
| dc.date.available | 2020-02-25T02:57:17Z | - |
| dc.identifier.uri | http://hdl.handle.net/20.500.11750/11335 | - |
| dc.description.abstract | 본 발명의 일 실시예에 따르면, 기판 상에 배치된 게이트 전극; 상기 게이트 전극 상에 배치된 제1절연층; 상기 제1절연층 상에 배치되며, 상기 게이트 전극에 의해 발생한 전기장이 통과할 수 있는 적어도 하나의 통로(path)를 포함하는 제1전극; 상기 제1절연층 상에 상기 제1전극을 덮도록 배치된 제2절연층; 및 상기 제2절연층 상에 배치된 제2전극을 포함하는, 터널링 트랜지스터를 제공한다. | - |
| dc.title | 터널링 트랜지스터 및 이의 제조 방법 | - |
| dc.title.alternative | Tunneling Transistor and manufacturing the same | - |
| dc.type | Patent | - |
| dc.publisher.country | KO | - |
| dc.identifier.patentApplicationNumber | 10-2017-0114685 | - |
| dc.date.application | 2017-09-07 | - |
| dc.identifier.patentRegistrationNumber | 10-1967445 | - |
| dc.date.registration | 2019-04-03 | - |
| dc.contributor.assignee | (재)대구경북과학기술원(100/100) | - |
| dc.type.iprs | 특허 | - |
- Files in This Item:
-
There are no files associated with this item.
Items in Repository are protected by copyright, with all rights reserved, unless otherwise indicated.