Full metadata record

DC Field Value Language
dc.contributor.advisorJang, Jae Eun-
dc.contributor.authorLee, Seungchul-
dc.contributor.other이승철-
dc.contributor.other장재은-
dc.contributor.other이윤구-
dc.date.accessioned2018-03-14T02:03:38Z-
dc.date.available2018-03-14T02:03:38Z-
dc.date.issued2018-
dc.identifier.urihttp://dgist.dcollection.net/common/orgView/200000007552en_US
dc.identifier.urihttp://hdl.handle.net/20.500.11750/6034-
dc.description.abstractDevelopment of flexible electronic technology is essential for various wearable / flexible electronic products. One of main technical issues is that flexible electronic devices are damaged or degraded easily by physical deformation, tensile or compressive stress induced by bending or folding states. An appropriate solution is to use materials with good ductility. However, it is not easy to solve the problem by using materials having excellent ductility for all the parts. Therefore, it is necessary to study the effect of structural parameters which result in the effect of stress-free or stress release. In this paper, the improvement of flexibility for two major electronic components, electrode and thin film transistor (TFT) have been conducted. First, we studied the concept of stress relief hole and stop hole, which were mainly used in the mechanical field, but in here, the size of hole was in micrometer range. Various hole array structures were employed in thin metal film and the effect of the structural change was analyzed with the simulation of stress intensity. By the result of the bending test, most of hole array structures were effective in improving fatigue resistance. For severe bending state, the hole array structure also had some crack propagation. However, since most of cracks were formed predictably in the same shape near the holes, it was possible to prevent a total electrical breakdown of metal electrode using triangular hole array ,whereas, the crack propagation was random for non-hole electrode design. Second, a vertical a-IGZO TFT design with mesh type bottom electrode was studied to minimize a breakdown of TFT. The vertical TFT has a structural difference from the conventional planar TFT. When cracks occur on the junction layer of TFT, current path is completely blocked if channel is formed in the horizon direction. On the other hands, current path of vertical channel design is not much affected by the cracks. In addition, the vertical TFT has an advantage that it can be used in various electronic products due to high on-current level because very narrow channel length can be easily controlled. However, the electrical field of gate is blocked easily due to its vertical design, which induces poor transistor behavior. Therefore, a new mesh structure not shielded by the gate electrode is applied to solve this problem, even though all layers are stacked vertically. Through simulation, we confirm that change of electrical potential in active layer by hole size and thickness of each layer. And even in the upper area of the metal, not in the hole area, it can be confirmed that the gate field has an influence near the hole. As result of experiment, we confirmed the operation of vertical TFT with mesh type electrode. In the micrometer dimension, it was confirmed that the hole size had no significant influence on the electrical characteristics, and it was confirmed that the hole percentage was slightly influenced. And then, we analyzed the reason why the characteristics were worse than desired. As a result, we concluded that if we use the metal mesh of the nanometer dimension, the area of the gate field to the upper part of the metal will be widened and electrical characteristics will be improved. Therefore, if our vertical TFT is fabricated in several hundred nanometer scale, it has advantage of simple method as well as better electrical characteristics. Since those two suggested structures, electrode with hole array and vertical TFT design, are simple and use similar fabrication process and materials of traditional electrical device, it can be applied easily to various flexible or foldable electronic devices. ⓒ 2017 DGIST-
dc.description.statementofresponsibilityopen-
dc.description.tableofcontentsⅠ. INTRODUCTION 1-- 1.1 Motivation 1-- 1.2 Issues of Flexible Electronics 2-- Ⅱ. Flexible Electrode with Hole Array Structure 5-- 2.1 Stress relief hole and stop hole 5-- 2.2 Experiment details 6-- 2.2.1 Design of Flexible Electrode 6-- 2.2.2 Fabrication of Flexible Electrode 7-- 2.2.3 Bending Test and Measurement System 8-- 2.3 Results and discussion 8-- 2.3.1 Simulation of Flexible Electrode 8-- 2.3.2 Initial resistance 12-- 2.3.3 Effect of array shape 13-- 2.3.4 Effect of hole percentage 14-- 2.3.5 Effect of hole diameter 16-- Ⅲ. Vertical a-IGZO TFT with Mesh Type Electrode 18-- 3.1 Properties of a-IGZO 18-- 3.2 Vertical TFT 20-- 3.2.1 Background of Vertical TFT 20-- 3.2.2 Related works 22-- 3.2.3 Mesh type electrode 24-- 3.3 Experiment details 25-- 3.3.1 Design of Vertical TFT 25-- 3.3.2 Fabrication of Vertical TFT 26-- 3.3.3 Measurement System 28-- 3.4 Result and discussion 28-- 3.4.1 Simulation of Vertical TFT 28-- 3.4.2 Experimental result 34-- IV. CONCLUSION 39-
dc.format.extent27-
dc.languageeng-
dc.publisherDGIST-
dc.subjectFlexible devices-
dc.subjectFlexible electrode-
dc.subjecta-IGZO TFT-
dc.subjectVertical TFT-
dc.titleThe Study of Vertical TFT System with Stress Release Structure for Flexible Electronics-
dc.title.alternative응력 완화 구조를 가지는 수직형 박막트랜지스터 시스템 연구-
dc.typeThesis-
dc.identifier.doi10.22677/thesis.200000007552-
dc.description.alternativeAbstract유연한 전자 소자 기술의 개발은 다양한 웨어러블/유연 전자 제품에 필수적이다. 주요 기술적 문제 중 하나는 유연 전자 소자가 물리적 변형에 의해 유발되는 인장 또는 압축 응력에 의해 쉽게 손상되거나 열화 된다는 점이다. 이러한 문제를 해결하는 방법으로는 연성이 좋은 재료를 사용하는 것이 일반적인 방법이다. 그러나 모든 부품에 우수한 연성을 갖는 재료를 사용함으로써 문제를 해결하는 것은 쉽지 않다. 그러므로 응력이 집중되는 것을 방지하기 위한 응력 완화 구조에 대한 연구가 필요하다. 본 논문에서는 두 가지 주요 전자 소자인 전극과 박막트랜지스터에 대한 유연성 개선에 대한 연구를 진행했다. 먼저, 기계적인 분야에서 주로 사용되는 응력 완화 홀 및 스톱 홀의 개념을 박막에 적용시키는 연구를 했다. 마이크로미터 스케일의 다양한 홀 배열 구조를 금속 박막에 적용했으며, 우선 구조적인 변화의 효과를 시뮬레이션을 통해서 분석해보았다. 굽힘 시험 결과 홀 배열 구조의 대부분은 내피로성 향상에 효과적이었다. 극심한 굽힘 상태에서 홀 배열 구조는 또한 약간의 균열이 생기고 전파되는 것을 확인할 수 있었다. 홀이 없는 경우에는 균열이 임의로 발생했으나, 홀 배열 구조에서는 균열의 대부분은 홀 근처에서 예측 가능한 형태로 형성 되었기 때문에 삼각형 홀 배열을 사용해서 금속 전극 전체의 파괴를 방지 할 수 있었다. 다음으로 메쉬 하부 전극을 갖는 수직형 a-IGZO 박막트랜지스터에 대한 연구를 진행했다. 수직형 박막트랜지스터는 채널에 균열이 발생하게 되더라도 전류가 흐르는 경로가 완전히 차단되지 않기 때문에 유연 전자 소자 관점에서 기존의 박막트랜지스터에 비해 좋은 특성을 가지고 있다. 또한, 수직 TFT는 짧은 채널 길이를 쉽게 제어 할 수 있기 때문에 높은 on current로 인해 다양한 분야에 사용될 수 있다는 장점도 가지고 있다. 그러나 게이트의 전기장은 수직 설계로 인해 쉽게 차단되기 때문에 트랜지스터 특성이 저하되는 문제가 발생한다. 따라서 본 논문에서는 모든 층이 수직으로 적층되어 있어도 하부 전극에 의해 차폐되지 않을 수 있도록 메쉬 구조를 새롭게 제안했다. 먼저 시뮬레이션을 통해 각 층의 홀 크기와 두께에 따른 활성층의 전위 변화를 확인해보았다. 이를 통해서 홀이 뚫려있는 영역이 아닌 금속 전극의 상부 영역에서도 게이트 전기장의 영향을 받는다는 것을 알 수 있었다. 그리고 실험 결과, 메쉬 전극을 이용한 수직형 박막트랜지스터의 동작여부를 확인했다. 마이크로미터 스케일에서 홀의 크기는 전기적 특성에 큰 영향을 미치지 않았으며, 홀이 차지 하는 비율은 약간의 영향을 미쳤다. 그러나 예상보다 전기적 특성이 좋지 않다는 문제점이 발생했고, 시뮬레이션을 통해서 이에 대한 분석을 진행했다. 그 결과, 나노미터 스케일의 금속 메쉬를 사용하면 금속 상부의 게이트 전기장이 영향을 미치는 면적이 넓어지고, 이로 인해 전기적 특성이 향상 될 것이라는 결론을 얻었다. 따라서 이 논문에서 제안한 구조의 박막트랜지스터를 수백 나노미터 스케일로 제작하면 전기적 특성뿐만 아니라 안정적이고 간단한 방법으로 만들 수 있다. 이 논문에서 제안된 두 가지 구조인 홀 배열을 가지는 전극과 수직형 박막트랜지스터의 디자인은 단순하고 일반적으로 널리 사용되는 공정과 재료를 사용하기 때문에, 다양한 유연 소자에 적용할 수 있다는 점에서 큰 의의를 가진다.-
dc.description.degreeMaster-
dc.contributor.departmentInformation and Communication Engineering-
dc.contributor.coadvisorLee, Youn Gu-
dc.date.awarded2018. 2-
dc.publisher.locationDaegu-
dc.description.databasedCollection-
dc.date.accepted2018-01-05-
dc.contributor.alternativeDepartment대학원 정보통신융합전공-


qrcode mendeley

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE