DGIST Library Repository

Detail View

  Department of Electrical Engineering and Computer Science Advanced Electronic Devices Research Group(AEDRG) - Jang Lab. 3. Patents
터널링 트랜지스터 및 이의 제조 방법
Citations

WEB OF SCIENCE

Citations

SCOPUS

Metadata Downloads

XML
Excel
Title
터널링 트랜지스터 및 이의 제조 방법
Alternative Title
Tunneling Transistor and manufacturing the same
Country
KO
Application Date
2017-09-07
Application No.
10-2017-0114685
Registration Date
2019-04-03
Publication No.
10-1967445
Assignee
(재)대구경북과학기술원(100/100)
URI
http://hdl.handle.net/20.500.11750/11335 10-2017-0114685
Abstract
본 발명의 일 실시예에 따르면, 기판 상에 배치된 게이트 전극; 상기 게이트 전극 상에 배치된 제1절연층; 상기 제1절연층 상에 배치되며, 상기 게이트 전극에 의해 발생한 전기장이 통과할 수 있는 적어도 하나의 통로(path)를 포함하는 제1전극; 상기 제1절연층 상에 상기 제1전극을 덮도록 배치된 제2절연층; 및 상기 제2절연층 상에 배치된 제2전극을 포함하는, 터널링 트랜지스터를 제공한다.
Show Full Item Record

File Downloads

  • There are no files associated with this item.

공유

qrcode
공유하기

Related Researcher

장재은
Jang, Jae Eun장재은

Department of Electrical Engineering and Computer Science

read more

Total Views & Downloads