본 발명의 다양한 실시예에 따른 수직 박막 트랜지스터는, 게이트 전극; 상기 게이트 전극 상에 배치되는 제1 절연층; 상기 제1 절연층 상에 배치되고 홀을 포함하는 제1 전극; 상기 제1 전극 상에 배치되는 채널층; 및 상기 채널층 상에 배치되는 제2 전극을 포함하고, 상기 제1 전극 및 상기 제2 전극 사이에 홀을 포함하는 제2 절연층을 포함할 수 있다. 본 발명의 다양한 실시예에 따른 수직 박막 트랜지스터의 제조 방법은, 내장 마스크를 포함하는 기판을 준비하는 단계; 상기 기판 상에 홀을 포함하는 제1 전극을 형성하는 단계; 및 상기 기판 상에 홀을 포함하는 제2 절연층을 형성하는 단계를 포함할 수 있다.
